Ansysのツールを用いて 半導体パッケージング不良を削減

概要
最新の半導体パッケージングでは、異なる機能を持つ異種チップが1つのICに統合され、電子機器内の他の部品とともに電子基板上に配置されます。 3DICパッケージング技術により、より多くの機能がSoIC（System-on-IC）に搭載されるようになり、今日のパッケージングプロセスは非常に複雑になってきています。本ウェビナーでは、このような異種ICの製造不良を減少させるために、Ansysツールを使用してパッケージングアセンブリプロセスをモデリングする方法を紹介します。さらに、パッケージング工程における持続可能な材料の選択と取り扱いについても説明します。 学習内容 ・パッケージング時の製造不良の低減 ・パッケージング・アセンブリのモデリング ・持続可能な材料の選択と取り扱い 推奨する参加者 ・エンジニア及びエンジニアリングマネージャ、取締役等 ・パッケージング、ボード、チップの研究開発チーム ・製造ベンダーと協働するオペレーションチーム製造向け設計チーム ・技術開発チーム ・信頼性チーム 講演者 Arkaprabha Sengupta, Lead Application Engineer, Ansys
※本ウェビナーは日本語吹き替えで提供されます。